Synopsys는 획기적인 발표를 통해 컨트롤러, IDE 보안 모듈, PHY 및 검증 IP를 포함하는 업계 최초의 완전한 PCIe 7.0 IP 솔루션을 공개했습니다. 이 개발은 PCIe 5.0이 여전히 시장에서 주목을 받고 있는 시점에 이루어졌습니다. 검증 IP는 이미 사용 가능하며, IDE 보안 기능을 갖춘 PCIe 7.0 컨트롤러와 PHY IP는 2025년 초에 정식 출시될 예정입니다.

이 IP 솔루션은 이전 버전에 비해 인터커넥트 전력 효율을 최대 50%까지 향상시키는 동시에 동일한 칩 주변에서 인터커넥트 대역폭을 두 배로 늘릴 수 있습니다. 특히 Synopsys의 PCIe 7.0 PHY IP는 뛰어난 신호 무결성을 제공하도록 설계되어 최대 128Gb/s의 채널 속도를 지원합니다. 이러한 개선은 특히 기술 환경이 더 빠르고 효율적인 솔루션으로 변화함에 따라 고속 데이터 전송의 안정성을 위해 매우 중요합니다.

이러한 맥락에서 카드 엣지 커넥터의 통합은 매우 중요한 역할을 합니다. 이 커넥터는 PCIe 7.0 장치와 마더보드 간의 원활한 연결을 촉진하여 증가된 데이터 속도를 효과적으로 활용할 수 있도록 합니다. 카드 에지 커넥터의 설계와 품질은 데이터 전송의 성능과 안정성에 직접적인 영향을 미치기 때문에 매우 중요합니다. PCIe 기술이 발전함에 따라 더 빠른 속도를 처리하고 신호 손실을 최소화할 수 있는 고품질 커넥터에 대한 수요는 더욱 두드러지고 있습니다.

이 새로운 제품은 인텔, 아스테라 랩스, 엔패바, 칸두, 리보스, 마이크로칩 등 여러 선도적인 기술 기업으로부터 강력한 지지를 받고 있습니다. 그렇다면 PCIe 7.0은 정확히 어떤 이점을 제공할까요?

가장 먼저, 데이터 속도가 두 배로 증가하여 PCIe 6.0의 64 GT/s에서 128 GT/s라는 놀라운 속도를 제공합니다. 이를 원근법으로 설명하자면, 단일 레인에서 128 GT/s의 속도를 달성할 수 있으며, 이는 16 GB/s에 해당합니다. 일반적으로 4개의 레인을 사용하는 SSD의 경우, 이는 64GB/s의 엄청난 처리량을 의미합니다. PCIe 7.0이 등장하기 시작하면, 현재의 최대 3600 MT/s로는 새로운 PCIe 7.0 속도를 지원하기에는 충분하지 않지만, NAND 전송 속도는 더 이상 병목 현상이 되지 않을 것입니다. 이러한 발전에 발맞춰 4800 MT/s 및 5600 MT/s NAND 솔루션의 출시에 대한 기대감이 커지고 있습니다.

그러나 데이터 속도가 두 배로 증가하면 전기 신호 전송에 상당한 문제가 발생합니다. 모든 PCB는 본질적으로 기생 저항, 커패시턴스 및 인덕턴스를 경험합니다. 데이터 전송률이 증가하면 결과적으로 높은 dV/dt로 인해 RCL 회로에 상당한 전류 흐름이 발생하여 진동을 유발하고 궁극적으로 신호를 왜곡하여 허용할 수 없는 데이터 전송 오류율을 초래할 수 있습니다.

이러한 문제를 해결하기 위해 PCI-SIG는 신호 변조 방식을 수정하여 PCIe 6.0부터 NRZ(Non-Return to Zero)에서 PAM4(펄스 진폭 변조)로 전환했습니다. 이러한 변화는 계속 증가하는 데이터 수요에 맞서 신호의 신뢰성과 무결성을 향상시키는 것을 목표로 합니다.

업계가 PCIe 7.0의 출시를 준비하면서 고속 데이터 전송과 컴퓨팅의 미래에 미치는 영향은 매우 큽니다. PCIe 7.0이 주도하는 성능 향상과 이러한 발전을 촉진하는 카드 에지 커넥터의 중요한 역할은 광범위한 애플리케이션에서 더 빠른 속도와 향상된 성능을 약속합니다. PCIe 기술이 발전할 때마다 강력하고 효율적인 커넥터 솔루션의 필요성은 최신 컴퓨팅 환경의 증가하는 수요를 지원하는 데 핵심이 될 것입니다.