Компания Synopsys представила первое в отрасли комплексное IP-решение для PCIe 7.0, включающее контроллеры, модули безопасности IDE, PHY и IP для верификации. Эта разработка появилась в то время, когда PCIe 5.0 все еще набирает обороты на рынке. Проверочный IP уже доступен, а контроллер PCIe 7.0 с функциями защиты IDE и PHY IP планируется выпустить в начале 2025 года.

По сравнению со своим предшественником, это IP-решение обещает повысить эффективность энергопотребления межсоединений на 50 % и удвоить пропускную способность межсоединений при том же периметре чипа. Примечательно, что ИС PCIe 7.0 PHY от Synopsys обеспечивает превосходную целостность сигнала, поддерживая скорость канала до 128 Гбит/с. Это улучшение имеет решающее значение для надежности высокоскоростной передачи данных, особенно по мере того, как технологический ландшафт смещается в сторону более быстрых и эффективных решений.

В этом контексте важную роль играет интеграция краевых разъемов карты. Эти разъемы обеспечивают бесшовное соединение между устройствами PCIe 7.0 и материнскими платами, гарантируя эффективное использование увеличенной скорости передачи данных. Дизайн и качество краевых разъемов карты очень важны, поскольку они напрямую влияют на производительность и стабильность передачи данных. С развитием технологии PCIe спрос на высококачественные разъемы, способные выдерживать более высокие скорости и минимизировать потери сигнала, становится еще более высоким.

Это новое предложение получило мощную поддержку со стороны ряда ведущих технологических компаний, включая Intel, Astera Labs, Enfabrica, Kandou, Rivos и Microchip. Итак, что же именно предлагает PCIe 7.0?

Прежде всего, она удваивает скорость передачи данных, переходя от 64 ГТ/с PCIe 6.0 к впечатляющим 128 ГТ/с. Для сравнения: скорость одной линии составляет 128 ГТ/с, что соответствует 16 ГБ/с. Для твердотельного накопителя, обычно использующего четыре дорожки, это означает ошеломляющую пропускную способность в 64 ГБ/с. С появлением PCIe 7.0 скорость передачи данных NAND перестанет быть узким местом, несмотря на то, что текущий максимум в 3600 МТ/с недостаточен для поддержки новых скоростей PCIe 7.0. Ожидается появление решений на базе NAND со скоростями 4800 МТ/с и 5600 МТ/с, которые будут соответствовать этим достижениям.

Однако удвоение скорости передачи данных создает серьезные проблемы для передачи электрических сигналов. Все печатные платы по своей природе обладают паразитным сопротивлением, емкостью и индуктивностью. При увеличении скорости передачи данных высокие значения dV/dt могут привести к возникновению значительных токов в цепях RCL, что может вызвать колебания и в конечном итоге исказить сигнал, что приведет к недопустимому уровню ошибок при передаче данных.

Для решения этих проблем PCI-SIG пересмотрела метод модуляции сигнала, перейдя от NRZ (без возврата к нулю) к PAM4 (импульсно-амплитудная модуляция), начиная с PCIe 6.0. Этот переход направлен на повышение надежности и целостности сигнала в условиях постоянно растущих требований к передаче данных.

По мере того как отрасль готовится к внедрению PCIe 7.0, последствия для высокоскоростной передачи данных и будущего вычислений становятся все более значительными. Повышение производительности за счет PCIe 7.0, а также критически важная роль краевых разъемов карты в обеспечении этих улучшений обещают более высокую скорость и производительность в широком спектре приложений. С каждой итерацией технологии PCIe необходимость в надежных и эффективных соединителях будет играть ключевую роль в поддержке растущих требований современных вычислительных сред.

Переведено с помощью DeepL.com (бесплатная версия)