Mit dem rasanten technologischen Fortschritt entwickeln sich auch die PCIe (Peripheral Component Interconnect Express)-Standards weiter und verschieben die Grenzen der Datenübertragungsgeschwindigkeiten. Während PCIe 5.0-Geräte immer noch weit verbreitet sind, hat Synopsys kürzlich die weltweit erste PCIe 7.0-IP-Lösung angekündigt. Der neueste PCIe 7.0-Standard zeichnet sich durch eine drastische Erhöhung der Datenrate aus, die sich im Vergleich zu den 64 GT/s von PCIe 6.0 auf 128 GT/s verdoppelt und Geschwindigkeiten von bis zu 16 GB/s pro Lane ermöglicht. Dieser bedeutende Sprung birgt ein transformatives Potenzial für Branchen, die auf Hochgeschwindigkeitsdatenübertragung angewiesen sind, insbesondere in Bereichen wie künstliche Intelligenz, Rechenzentren und High-Performance-Computing.

Die neue PCIe 7.0 IP-Lösung von Synopsys umfasst Controller, IDE-Sicherheitsmodule, PHYs und Verifikations-IP, wobei die Verifikations-IP bereits verfügbar ist und andere Elemente Anfang 2025 auf den Markt kommen sollen. Dieses Upgrade stellt eine wesentliche Verbesserung der Datenverarbeitungsmöglichkeiten und der Effizienz dar. Im Vergleich zu PCIe 6.0 kann die PCIe 7.0 IP die Energieeffizienz der Verbindungen um bis zu 50 % steigern und gleichzeitig die Bandbreite der Verbindungen verdoppeln, ohne die Chipgröße zu erhöhen. Darüber hinaus bietet die neue PCIe 7.0 PHY IP eine herausragende Signalintegrität, wobei jeder Kanal Geschwindigkeiten von bis zu 128 Gb/s unterstützen kann – ideal für die Anforderungen heutiger High-Performance-Computing-Umgebungen.

Eine entscheidende Komponente für die erfolgreiche Einführung von PCIe 7.0 ist der Card Edge Connector, der stabile und zuverlässige Verbindungen zwischen PCIe 7.0-Geräten und Motherboards gewährleistet. Card-Edge-Steckverbinder sind in dieser Hochgeschwindigkeitsumgebung von zentraler Bedeutung, da sie robuste elektrische Verbindungen ohne Signalstörungen gewährleisten. Die Weiterentwicklung des Designs ist von entscheidender Bedeutung, da sich die PCIe-Standards ständig weiterentwickeln und diese Steckverbinder immer wichtiger werden, um die steigenden Geschwindigkeiten zu bewältigen und die Signalqualität aufrechtzuerhalten.

Die Entwicklung der PCIe 7.0 IP von Synopsys wurde von führenden Technologieunternehmen wie Intel, Astera Labs, Enfabrica, Kandou, Rivos und Microchip stark unterstützt. Mit PCIe 7.0 wird eine einzelne SSD mit vier Lanes einen beeindruckenden Durchsatz von 64 GB/s haben, wodurch der Engpass bei der NAND-Übertragungsrate effektiv beseitigt wird. Da jedoch die derzeitige maximale NAND-Geschwindigkeit von 3600 MT/s nicht ausreicht, um PCIe 7.0 vollständig zu unterstützen, werden wahrscheinlich neue NAND-Lösungen auf den Markt kommen, die 4800 MT/s oder sogar 5600 MT/s erreichen, um die Nachfrage zu befriedigen.

PCIe 7.0 bietet zwar ein enormes Potenzial, birgt aber auch technische Herausforderungen, insbesondere im Bereich der elektrischen Signalübertragung. Mit steigenden Datenraten können parasitäre Widerstände, Kapazitäten und Induktivitäten auf der Leiterplatte das Signal verzerren, was zu hohen Fehlerquoten führt. Um dem entgegenzuwirken, ist die PCI-SIG mit PCIe 6.0 von der NRZ-Modulation (Non-Return to Zero) auf PAM4 (Pulse Amplitude Modulation) umgestiegen, eine Änderung, die in PCIe 7.0 übernommen wurde, um höhere Datenraten besser zu bewältigen.

Die Veröffentlichung von PCIe 7.0 stellt einen bedeutenden Meilenstein in der High-Performance-Computing-Landschaft dar und verspricht höhere Datengeschwindigkeiten, verbesserte Effizienz und Kompatibilität mit einer breiten Palette von Hardware. Da die Nachfrage nach qualitativ hochwertigen Card-Edge-Steckverbindern steigt, sollten sich Unternehmen über diese Fortschritte auf dem Laufenden halten, um sicherzustellen, dass sie für die Ankunft von PCIe 7.0 und dessen Datenverarbeitungsfunktionen der nächsten Generation gerüstet sind.