Synopsys a dévoilé la première solution IP PCIe 7.0 complète de l’industrie, qui comprend des contrôleurs, des modules de sécurité IDE, des PHY et des IP de vérification. Ce développement intervient à un moment où le PCIe 5.0 est encore en train de gagner du terrain sur le marché. La propriété intellectuelle de vérification est déjà disponible, tandis que le contrôleur PCIe 7.0 – doté de fonctions de sécurité IDE – et la propriété intellectuelle PHY devraient être pleinement lancés au début de 2025.

Par rapport à son prédécesseur, cette solution IP promet d’améliorer l’efficacité énergétique de l’interconnexion jusqu’à 50 %, tout en doublant la bande passante de l’interconnexion sur le même périmètre de puce. En particulier, l’IP PCIe 7.0 PHY de Synopsys est conçue pour offrir une excellente intégrité du signal, supportant des vitesses de canal allant jusqu’à 128 Gb/s. Cette amélioration est cruciale pour la fiabilité de l’interconnexion. Cette amélioration est cruciale pour la fiabilité du transfert de données à grande vitesse, en particulier à mesure que le paysage technologique évolue vers des solutions plus rapides et plus efficaces.

L’intégration des connecteurs de bord de carte joue un rôle essentiel dans ce contexte. Ces connecteurs facilitent les connexions transparentes entre les périphériques PCIe 7.0 et les cartes mères, ce qui permet d’exploiter efficacement les débits de données accrus. La conception et la qualité des connecteurs de bord de carte sont essentielles, car elles influencent directement les performances et la stabilité de la transmission des données. Avec l’évolution de la technologie PCIe, la demande de connecteurs de haute qualité capables de supporter des vitesses plus élevées et de minimiser la perte de signal devient encore plus prononcée.

Cette nouvelle offre a reçu le soutien de plusieurs entreprises technologiques de premier plan, dont Intel, Astera Labs, Enfabrica, Kandou, Rivos et Microchip. Alors, qu’apporte exactement PCIe 7.0 ?

Tout d’abord, elle double le débit de données, passant des 64 GT/s de PCIe 6.0 à un impressionnant 128 GT/s. Pour mettre les choses en perspective, une seule voie peut atteindre une vitesse de 128 GT/s, ce qui équivaut à 16 Go/s. Pour un SSD qui utilise généralement quatre voies, cela se traduit par un débit stupéfiant de 64 Go/s. Avec l’émergence de PCIe 7.0, le taux de transfert NAND ne sera plus un goulot d’étranglement, même si le maximum actuel de 3600 MT/s n’est pas suffisant pour supporter les nouvelles vitesses de PCIe 7.0. L’arrivée de solutions NAND à 4800 MT/s et 5600 MT/s est attendue pour suivre le rythme de ces avancées.

Cependant, le doublement des débits de données pose des problèmes importants pour la transmission des signaux électriques. Tous les circuits imprimés sont intrinsèquement soumis à une résistance, une capacité et une inductance parasites. Lorsque les débits de données augmentent, le dV/dt élevé qui en résulte peut entraîner des flux de courant importants dans les circuits RCL, ce qui peut provoquer des oscillations et, en fin de compte, déformer le signal, entraînant des taux d’erreur inacceptables dans la transmission des données.

Alors que l’industrie se prépare au déploiement de PCIe 7.0, les implications pour le transfert de données à grande vitesse et l’avenir de l’informatique sont profondes. Les améliorations de performance apportées par PCIe 7.0, ainsi que le rôle critique des connecteurs de bord de carte dans la facilitation de ces avancées, promettent des vitesses plus rapides et des performances accrues dans une large gamme d’applications. Avec chaque itération de la technologie PCIe, le besoin de solutions de connecteurs robustes et efficaces sera essentiel pour répondre aux exigences croissantes des environnements informatiques modernes.

Traduit avec DeepL.com (version gratuite)