En un anuncio pionero, Synopsys ha presentado la primera solución IP PCIe 7.0 completa del sector, que incluye controladores, módulos de seguridad IDE, PHY e IP de verificación. Este desarrollo se produce en un momento en el que PCIe 5.0 sigue ganando terreno en el mercado. La IP de verificación ya está disponible, mientras que el lanzamiento completo del controlador PCIe 7.0 -con funciones de seguridad IDE- y la IP PHY está previsto para principios de 2025.

En comparación con su predecesora, esta solución IP promete mejorar la eficiencia energética de la interconexión hasta en un 50%, al tiempo que duplica el ancho de banda de interconexión en el mismo perímetro de chip. En particular, la IP PCIe 7.0 PHY de Synopsys está diseñada para proporcionar una excelente integridad de la señal, soportando velocidades de canal de hasta 128 Gb/s. Esta mejora es crucial para la fiabilidad de la transferencia de datos a alta velocidad, especialmente a medida que el panorama tecnológico se desplaza hacia soluciones más rápidas y eficientes.

La integración de conectores de borde de tarjeta desempeña un papel vital en este contexto. Estos conectores facilitan conexiones sin fisuras entre los dispositivos PCIe 7.0 y las placas base, garantizando el aprovechamiento eficaz de las mayores velocidades de transmisión de datos. El diseño y la calidad de los conectores de borde de tarjeta son fundamentales, ya que influyen directamente en el rendimiento y la estabilidad de la transmisión de datos. A medida que evoluciona la tecnología PCIe, se acentúa la demanda de conectores de alta calidad capaces de soportar mayores velocidades y minimizar la pérdida de señal.

Esta nueva oferta ha recibido el firme apoyo de varias empresas tecnológicas líderes, como Intel, Astera Labs, Enfabrica, Kandou, Rivos y Microchip. ¿Qué aporta exactamente PCIe 7.0?

En primer lugar, duplica la velocidad de transmisión de datos, pasando de los 64 GT/s de PCIe 6.0 a unos impresionantes 128 GT/s. Para ponerlo en perspectiva, un solo carril puede alcanzar una velocidad de 128 GT/s, lo que equivale a 16 GB/s. Para una SSD que normalmente utiliza cuatro carriles, esto se traduce en un asombroso rendimiento de 64 GB/s. A medida que PCIe 7.0 empiece a emerger, la velocidad de transferencia de la NAND dejará de ser un cuello de botella, a pesar de que el máximo actual de 3600 MT/s no sea suficiente para soportar las nuevas velocidades de PCIe 7.0. Se espera la llegada de soluciones NAND de 4800 MT/s y 5600 MT/s para seguir el ritmo de estos avances.

Sin embargo, la duplicación de las velocidades de transmisión de datos plantea importantes retos para la transmisión de señales eléctricas. Todas las placas de circuito impreso presentan de forma inherente resistencia, capacitancia e inductancia parásitas. A medida que aumentan las velocidades de transmisión de datos, el elevado dV/dt resultante puede provocar flujos de corriente sustanciales en los circuitos RCL, lo que puede causar oscilaciones y, en última instancia, distorsionar la señal, dando lugar a tasas de error de transmisión de datos inaceptables.

Para hacer frente a estos retos, PCI-SIG ha revisado el método de modulación de la señal, pasando de NRZ (sin retorno a cero) a PAM4 (modulación de amplitud de pulsos) a partir de PCIe 6.0. El objetivo de este cambio es mejorar la fiabilidad e integridad de la señal ante la creciente demanda de datos.

Mientras el sector se prepara para el lanzamiento de PCIe 7.0, las implicaciones para la transferencia de datos a alta velocidad y el futuro de la informática son profundas. Las mejoras de rendimiento impulsadas por PCIe 7.0, junto con el papel fundamental de los conectores de borde de tarjeta para facilitar estos avances, prometen velocidades más rápidas y un mayor rendimiento en una amplia gama de aplicaciones. Con cada iteración de la tecnología PCIe, la necesidad de soluciones de conectores robustas y eficientes será clave para satisfacer las crecientes demandas de los entornos informáticos modernos.