Im Mai 2019 stellte die PCI-SIG PCIe 5.0 vor und verdoppelte damit die Datenübertragungsrate von 16 GT/s auf 32 GT/s pro Lane. PCIe 5.0 wurde speziell entwickelt, um die datenintensiven Anforderungen von künstlicher Intelligenz (AI), High-Performance Computing (HPC) und Rechenzentren zu erfüllen. In diesem Artikel werden die architektonischen Verbesserungen von PCIe 5.0, die Kompatibilität mit früheren Standards und die Anwendungen in verschiedenen Hochleistungsbereichen erläutert.

1. Architektonische Erweiterungen von PCIe 5.0
PCIe 5.0 baut auf dem Rahmenwerk von PCIe 4.0 mit relativ bescheidenen Änderungen auf und erzielt dabei erhebliche Leistungssteigerungen. Die Datenrate von 32 GT/s ermöglicht es einer 16-Lane-Konfiguration, einen Durchsatz von 128 GB/s zu erreichen, was Anwendungen mit hohen Anforderungen an den Datenaustausch, wie KI-Workloads, Spiele und HPC, entgegenkommt.

Ähnlich wie PCIe 4.0 verwendet PCIe 5.0 das 128b/130b-Kodierungsschema, das eine effiziente Datenübertragung und Abwärtskompatibilität gewährleistet. Die Verwendung dieses Schemas über mehrere PCIe-Generationen hinweg reduziert die Systemkomplexität für Hersteller und verbessert die Interoperabilität zwischen Geräten. Darüber hinaus bleibt der Kartenrandstecker eine kritische Komponente für die Aufrechterhaltung der Integrität der Verbindung, da höhere Datenraten ein robustes und verlustarmes Steckerdesign erfordern.

2. Signalintegrität und Trainingsverbesserungen
Die Aufrechterhaltung der Signalklarheit bei 32 GT/s ist aufgrund des erhöhten Widerstands, der Einfügedämpfung und des Übersprechens bei höheren Frequenzen eine Herausforderung. PCIe 5.0 begegnet diesem Problem mit einer fortschrittlicheren Entzerrungstechnik, die die Latenzzeit reduziert und die Gesamtqualität der Hochgeschwindigkeitsdatenübertragung verbessert. Die Rolle des Kartenrandsteckers wird bei PCIe 5.0 noch deutlicher, da höhere Geschwindigkeiten die Signalverschlechterung verstärken können, wenn der Stecker nicht für solche Frequenzen ausgelegt ist.

Eine neue Funktion, die mit PCIe 5.0 eingeführt wurde, ist der Bypass-Modus, der ein direktes Training von 2,5 GT/s auf 32 GT/s ermöglicht. Dieser Bypass reduziert die Link-Initialisierungszeit, was besonders für eingebettete Systeme von Vorteil ist, die schnelle Verbindungsgeschwindigkeiten benötigen. PCIe 5.0 beinhaltet auch eine verfeinerte „Eye Width and Height“-Testmethode, um die Signalintegrität bei diesen höheren Frequenzen sicherzustellen.

3. Anwendungen und Industrieübernahme
PCIe 5.0 ist für datenintensive Umgebungen optimiert und damit ideal für Rechenzentren, KI und 5G-Anwendungen. Da Rechenzentren enorme Datenmengen in Echtzeit verarbeiten, ermöglicht die erhöhte Bandbreite von PCIe 5.0 eine effiziente Handhabung dieser Arbeitslasten und unterstützt Hochgeschwindigkeitsverbindungen, die für Cloud Computing und KI-Inferenz entscheidend sind.

Intel war das erste Unternehmen, das PCIe 5.0 in CPUs einführte, und zwar mit seiner Alder Lake-Plattform. Dieser Schritt zur Einführung von PCIe 5.0 war ein entscheidender Schritt für das Enterprise Computing, bei dem sich Verbindungen mit hohem Durchsatz und geringer Latenz direkt auf Produktivität und Leistung auswirken.

4. Kompatibilität und zukünftige Koexistenz mit PCIe 6.0
PCIe 5.0 ist abwärtskompatibel zu PCIe 4.0 und PCIe 3.0, so dass die Hersteller PCIe 5.0-Hardware in die bestehende Infrastruktur integrieren können. PCI-SIG prognostiziert, dass PCIe 4.0 und PCIe 5.0 nebeneinander existieren werden, wobei beide unterschiedliche Marktanforderungen adressieren. PCIe 5.0 ist beispielsweise für anspruchsvolle Anwendungen wie Rechenzentren geeignet, während PCIe 4.0 weiterhin für Desktop- und Spieleanwendungen eingesetzt wird, die nicht unbedingt den Spitzendurchsatz von PCIe 5.0 benötigen.

PCIe 6.0 bietet eine noch größere Bandbreite, aber PCIe 5.0 wird wahrscheinlich der Standard für Hochleistungsanwendungen bleiben, der ausreichend Geschwindigkeit und Effizienz für KI- und HPC-Workloads bietet.

Fazit
PCIe 5.0 stellt einen bedeutenden Schritt nach vorne für PCI Express dar, indem es neue Geschwindigkeits- und Effizienzniveaus erreicht und gleichzeitig die Kompatibilität über Generationen hinweg beibehält. Durch die Verbesserung der Datenübertragungsmöglichkeiten erfüllt PCIe 5.0 die Anforderungen von Rechenzentren, KI und HPC und unterstützt Fortschritte in Bereichen wie 5G, Cloud Computing und Hochleistungs-KI-Training. Mit seinem robusten Card-Edge-Steckverbinderdesign und seiner hohen Signalintegrität wird PCIe 5.0 in den kommenden Jahren eine wichtige Rolle in Hochleistungs-Computing-Umgebungen spielen.